|
|
KEI/PLO
Programovatelné logické obvody
Garanti: Doc. Ing. Martin Poupa, Ph.D.
|
|
|
|
Předmět - cíle
KEI/PLO
- IS/STAG
| Cílem předmětu je seznámit studenty se základy architektur CPLD a FPGA různých výrobců, s funkcí a použitím programovatelných logických obvodů, se základy jazyka VHDL. Dále seznámit studenty popisem základních prvků číslicového systému jazykem VHDL (popis log. hradel, multiplexerů, klopných obvodů, pamětí RAM a ROM, stavových automatů, RTL popis, synchronní návrh). Dále seznámit studenty s návrhem a verifikací číslicového systému v jazyce VHDL funkční a časovou simulací, a dále praktickým ověřením návrhu v obvodu FPGA. |
|
|
|
|
Přehled témat přednášek
| 1. |
Úvod, prog. log. obvody, vývojové generace PLD obvodů, realizace log. funkcí v PLD. |
| 2. |
Architektury SPLD, CPLD a FPGA. Základy jazyka VHDL, syntaxe, entita, architektura. |
| 3. |
Paralelní příkazy - výrazy nepodmíněné, podmíněné a výběrové, komponenty, procesy. |
| 4. |
MUX (when-else, with-select, process-case), procesy, citlivostní seznam, wait. |
| 5. |
Popis klopných obvodů RS, D, parametrizovatelný kód pomocí generate, loop. |
| 6. |
Architektury a vlastnosti moderních obvodů typu FPGA. |
| 7. |
Realizace pamětí (asynchronní/ synchronní ROM, jedno a dvou bránová RAM, FIFO). |
| 8. |
Architektury a vlastnosti moderních obvodů typu CPLD. |
| 9. |
Automatizované test benche, sériový vysílač a přijímač. |
| 10. |
Atributy typů, podtypů, polí, signálů a entit, uživatelem definované atributy. |
| 11. |
Knihovny balíčků (package), knihovna parametrizovatelných modulů. |
| 12. |
Popis stavových automatů Moorova a Mealyho typu ve VHDL, práce se soubory. |
| 13. |
Realizace a použití softwarových procesorů. |
| 14. |
Číslicové zpracování signálu v obvodech FPGA. |
Poslední změna:
26.06.2021
|
|
| |
